科学家展示了在 SOI 上生长的用于硅光子学的高性能光电探测器 (PD)

香港科技大学的研究团队最近开发了一种新的半导体沉积方案，并展示了绝缘衬底上的硅 (SOI)上 生长的，用于硅光子学的高性能光电探测器 (PD)。 这些 III-V 光电探测器是硅光子学中高速数据通信的合格候选者。 这些结果为未来在 SOI 平台上单片集成 III-V 族有源器件和基于硅的无源器件提供了一个实用的解决方案。相关研究发表在《Optica》上。

日益增长的通信量将传统的电子互连推向了极限。硅光子学以其高速和大带宽能力，以及可扩展和高通量制造被视为解决这一紧迫问题的使能技术。高性能PDs是硅光子集成电路（Si-PIC）中至关重要的光学构件。除了高响应度、低暗电流、大带宽、宽波段工作、与硅波导的有效光耦合外，PDs也需要CMOS兼容性等特性。长期以来，III-V 族光电探测器一直部署在基于 InP 的光子集成电路 (PIC) 中，因为它们具有出色的器件性能，包括在宽工作频带内的高响应度、大带宽和低暗电流。最近，对在 Si 上生长的 III-V PD 的兴趣开始蓬勃发展，补充了在 Si 上集成 III-V 激光器的研究以及在 Si 光子学平台上集成高性能 III-V 光子学的最终目标。

硅上 III-V PD 的毯式异质外延产生极低的暗电流，然而，用于减少缺陷的厚缓冲层使其与 Si 波导的光耦合具有挑战性，并且这些 PD 的 3 dB 带宽通常落在 10 GHz 以下的范围内。或者，由于其独特的缺陷管理和促进有效光耦合到 Si 波导，在 Si 上选择性异质外延 III-V PD 会导致无缓冲 PD。同时，随着相关尺寸的减小，高速性能也可以得到显着提高。垂直纵横比捕获 (ART) 和纳米脊工程 (NRE) 等技术产生具有垂直配置的 III-V 族 PD，而模板辅助选择性外延 (TASE) 和横向 ART 等方法构建具有面内结构的 PD配置。尽管通过垂直 ART 和 NRE 方法在 Si 上生长的垂直 III-V PD 表现出低暗电流和高响应率，但 III-V 和 Si 之间的高度差异阻碍了光耦合效率。此外，通过有缺陷的 III-V/Si 界面进行载流子收集的电气路径也限制了这些设备的高速性能。

相比之下，通过 TASE 和横向 ART 方法在 SOI 上生长的 III-V 族材料具有 Si 器件层的面内配置，并且有缺陷的 III-V/Si 异质界面被排除在 p-i-n 器件结构之外。最近，使用 TASE 方法，证明了 III-V 族纳米线 PD 在 O 波段工作，3 dB 带宽超过 25 GHz。尽管高频结果令人印象深刻，但深亚波长尺度的器件尺寸限制了产生的光电流量，并使随后的光与 Si 波导接口具有挑战性。

香港科技大学团队开发了在单片 InP/绝缘体上硅 (SOI) 平台上生长的高性能 III-V PD，该平台满足上述 Si 光子学中 PD 的标准。研究人员首先通过协同模板辅助选择性外延（TASE） 和ART 方案，创建了具有 InP 亚微米棒和大尺寸 InP 膜的单片 InP/SOI 平台。基于此 InP/SOI 平台构建，设计并制造了各种尺寸的 III-V PD。这些 PD 表现出超过 40 GHz 的 3 dB 带宽、1550 nm 处 0.3 A/W 和 1310 nm 处 0.8 A/W 的响应度、0.55 nA 的暗电流以及从 1240 nm 到 1650 nm 的宽工作频带。通过设计 PD 的长度，可以针对各种应用调整光电流。最后，通过设计波导耦合 PD 模拟了将 PD 与 Si 波导接口的可行性。

该团队首次展示了在单片 InP/SOI 平台上生长的 III-V 光电探测器（论文发表在 Light: Science and Application）上，以满足硅光子学中 PD 的严格标准。 论文作者刘教授说“这是通过我们最新开发的具有亚微米 InP 条和大尺寸 InP 膜的单片 InP/SOI 平台实现的。我们团队对器件物理和生长机制的综合专业知识和洞察力使我们能够完成具有挑战性的任务外延生长、材料特性和器件性能的交叉相关分析。” 这项工作中的器件制造技术是在香港科技大学位于清水湾校区的纳米系统制造厂（NFF）开发的。这项工作得到了香港研究资助局和香港创新科技基金的支持。这项工作最近发表在 Optica 上。